logic-analyzer
Differences
This shows you the differences between two versions of the page.
| logic-analyzer [2016/03/23 17:59] – created maxi2 | logic-analyzer [2016/03/23 18:15] (current) – maxi2 | ||
|---|---|---|---|
| Line 17: | Line 17: | ||
| ==== Software ==== | ==== Software ==== | ||
| * Replay Funktion | * Replay Funktion | ||
| - | * Automatisierungsschnittstelle (VHDL? Lua?) | + | * Automatisierungsschnittstelle (VHDL) |
| * Trigger: Pulsweite, Muster, Sequenz von [allem], Protokolldecoder | * Trigger: Pulsweite, Muster, Sequenz von [allem], Protokolldecoder | ||
| * Differentielle Signale aus zwei Pins | * Differentielle Signale aus zwei Pins | ||
| + | * Export der RAW Daten, Signal als JPEG/PNG | ||
| ==== Features ==== | ==== Features ==== | ||
| Line 25: | Line 26: | ||
| * Trigger IN/OUT für Sync von mehreren LAs | * Trigger IN/OUT für Sync von mehreren LAs | ||
| * SPI Chain zwischen gesyncten LAs | * SPI Chain zwischen gesyncten LAs | ||
| + | |||
| + | ===== Hardware ===== | ||
| + | * FPGA: Spartan 6 | ||
| + | * Cypress FX3 | ||
| + | * Schneller SRAM / alte DRAM Riegel? | ||
logic-analyzer.1458752359.txt.gz · Last modified: by maxi2