====== Logic Analyzer ======

===== Anforderungen =====

==== Inputs ====
  * Komparator und DAC für Triggerspannung (pro Pin)
  * Konfigurierbare Pullup- und Pulldown Widerstände an den Eingängen (Schieberegister, Mosfet)
  * Spannungsteilung (Schieberegister, Widerstände)
  * Eingangsschutzbeschaltung (KW weiß was genau)
  * Schneller ADC (2-4 Kanäle), unabhängig von Digitaleingängen

==== Outputs ====
  * Push/Pull, Pullup/Pulldown
  * Schutzbeschaltung
  * Versorgungsspannung pro Pin von Außen anlegbar

==== Software ====
  * Replay Funktion
  * Automatisierungsschnittstelle (VHDL)
  * Trigger: Pulsweite, Muster, Sequenz von [allem], Protokolldecoder
  * Differentielle Signale aus zwei Pins
  * Export der RAW Daten, Signal als JPEG/PNG

==== Features ====
  * Scampleclock IN/OUT für Sync von mehreren LAs
  * Trigger IN/OUT für Sync von mehreren LAs
  * SPI Chain zwischen gesyncten LAs

===== Hardware =====
  * FPGA: Spartan 6
  * Cypress FX3
  * Schneller SRAM / alte DRAM Riegel?